WELTORGANISATION FUR GEISTIGES EIGENTUM Internationales Būro

INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:

H01L 23/13, 23/498

(11) Internationale Veröffentlichungsnummer: A1

WO 96/09646

(43) Internationales Veröffentlichungsdatum:

28. März 1996 (28.03.96)

(21) Internationales Aktenzeichen:

PCT/EP95/03763

(22) Internationales Anmeldedatum:

22. September 1995

(22.09.95)

(30) Prioritätsdaten:

P 44 34 086.9

23. September 1994 (23.09.94) DE

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS N.V. [BE/BE]; Charleroisesteenweg 116, B-1060 Bruxelles (BE). INTERUNIVERSITAIR MICRO-ELECTRONICA CENTRUM VZW [BE/BE]; Kapeldreef 75, B-3001 Leuven Brabant (BE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): HEERMAN, Marcel [BE/BE]; Azaleastrasse 6, B-9200 Merelbeke (BE). WILLE, Joost [BE/BE]; Rietmeers 30, B-8210 Loppem (BE). VAN PUYMBROECK, Jozef [BE/BE]; Korenbloemstraat 17, B-8020 Oostkamp (BE). ROGGEN, Jean [BE/BE]; Klaproosstraat 10, B-3560 Lummen (BE). BEYNE, Eric [BE/BE]; Rotspoelstrast 15, B-3001 Leuven (BE). VAN HOOF, Ritz [BE/BE]; Rijkenhoekstraat 28, B-3191 Boortmeerbeek (BE).

(74) Anwalt: FUCHS, Franz-Josef; Postfach 22 13 17, D-80503 München (DE).

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL,

Veröffentlicht


Mit internationalem Recherchenbericht. Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist. Veröffentlichung wird wiederholt falls Änderungen einsreffen.

(54) Title: POLYMER STUD GRID ARRAY

(54) Bezeichnung: POLYMER STUD GRID ARRAY

(57) Abstract

The new comprises: an injection moulded three-dimensional substrate (S) made from an electrically insulating polymer; two-dimensionally configured polymer bumps (PS) formed during the injection-moulding process on the underside of the substrate (S); external connections (AA) formed on the polymer bumps (PS) by solderable end surfaces; conducting paths (LZ) at least on the underside of the substrate (S) to connect the external connections (AA) to inner connections (IA1); and at least



ked in autre, suffections of the structure of the substitute of the structure of the struct polymer bumps (PS) can be done within the tramework of the process steps needed for MID technology and at minimal additional book

(57) Zusammenfassung

Die neue Bauform umfaßt ein spritzgegossenes, dreidimensionales Substrat (S) aus einem elektrisch isolierenden Polymer, auf der Unterseite des Substrats (S) flächig angeordnete umd beim Spritzgießen mitgeformte Polymerhöcker (PS), auf den Polymerhöckem (PS) durch eine lötbare Endoberfläche gebildete Außenanschlüsse (AA), zumindest auf der Unterseite des Substrats (S) ausgebildete Leiterzüge (LZ), die die Außenanschlüsse (AA) mit Innenanschlüssen (IA1) verbinden, und mindestens einen auf dem Substrat (S) angeordneten Chip (C1), dessen Anschlüsse (CA1) mit den Innenanschlüssen elektrisch leitend verbunden sind. Die neue für Single-, Few- oder Multi-Chip-Module geeignete Bauform vereinigt die Vorteile eines Ball Grid Arrays mit den Vorteilen der MID Technologie (Moulded Interconnection Devices). Die Herstellung und Metallisierung der Polymerhöcker (PS) kann dabei im Rahmen der bei der MID Technologie ohnehin erforderlichen Verfahrensschritte mit einem minimalen zusätzlichen Aufwand vorgenommen werden.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AT	Osterreich	GA	Gabon	MR	Mauretanien
AU	Australien	GB	Vereinigtes Königreich	MW	Malawi
BB	Barbados	GE	Georgies	NE	Niger
BE	Belgien	GN	Guinea	NL	Niederlande
BF	Burkina Paso	GR	Griechenland	NO	Norwegen
BG	Bulgarien	HU	Ungara	NZ	Neusceland
BJ	Benin	Œ	Irland	PL	Polen
BR	Brasilien	IT	Italien	PT	Portugal
BY	Belarus	JP	Japan	RO	Ruminien
CA	Kanada	KE	Kenya	RU	Russische Föderation
CF	Zentrale Afrikanische Republik	KG	Kirgisistan	SD	Sudan
	Kongo	KР	Demokratische Volksrepublik Korea	SE	Schweden
CG	Schweiz	KR	Republik Korea	S1	Slowenien
CH	Schweiz No. 4	V.7	Vasachstan	CF.	Slowakei
					d 48.
	a nerui.		- "Arrak a		and:
v =.	schechos lowaka		an emburg		X
	schechische Kepuntik	* 1	erriand	9	Ladschikistan
CZ	Deutschland	MC	Monaco	TT	Trinidad und Tobago
DE		MD	Republik Moldan	UA	Ukraine
DK	Dinemark Commission	MG	Madagaskar	US	Vereinigte Staaten von Amerika
ES	Spanien	ML	Mali	ĽZ	Usbekistan
FI	Funland	MN	Mogoirs	15	V vertoam
FR	Grankrew to	- 1.4	The property		

2

fahren. In die dreidimensionalen Spritzgießteile mit strukturierter Metallisierung sind dabei mehrere mechanische und elektrische Funktionen integrierbar. Die Gehäuseträgerfunktion übernimmt gleichzeitig Führungen und Schnappverbindungen, während die Metallisierungsschicht neben der Verdrahtungsund Verbindungsfunktion auch als elektromagnetische Abschirmung dient und für eine gute Wärmeabfuhr sorgt. Weitere Einzelheiten zur Herstellung von dreidimensionalen Spritzgießteilen mit integrierten Leiterzügen, gehen beispielsweise aus der DE-A-37 32 249 oder der EP-A-0 361 192 hervor.

Aus der US-A-5 081 520 ist ein Verfahren zum Befestigen von IC-Chips auf Substraten bekannt, bei welchem die Substrate als Spritzgießteile mit integrierten Höckern für die Befestigung der IC-Chips hergestellt werden. Nach dem Metallisieren der Höcker wird eine Verbindungsschicht aufgebracht, so daß die IC-Chips auf den Substraten befestigt werden können, wobei die Chip-Anschlußflächen mit den zugeordneten Metallisierungen der Höcker elektrisch leitend verbunden werden.

20

25

30

15

10

Der im Anspruch 1 angegebenen Erfindung liegt das Problem zugrunde, eine neue Bauform für Single-, Few- oder Multi-Chip-Module zu schaffen, welche die Vorteile der MID Technologie aufweist und eine flächige Anordnung der Außenanschlüsse, wie beim Ball Grid Array ermöglicht.

Die erfindungsgemäße Bauform ist in Anlehnung an das Ball Grid Array (BGA) als Polymer Stud Grid Array (PSGA) bezeichnet, wobei der Begriff "Polymer Stud" auf die beim Spritzgießen des Substrats mitgeformten Polymerhöcker hinweisen soll. Neben der einfachen und kostengünstigen Herstellung der Polymerhöcker hinweisen soll.

malen Aufwand zusammen mit der bei der MID Technologie bzw.

35 der SIL-Technik üblichen Herstellung der Leiterzüge vorgenommen werden. Durch die bei der SIL-Technik bevorzugte Laserfeinstrukturierung, können die Außenanschlüsse auf den

2

fahren. In die dreidimensionalen Spritzgießteile mit strukturierter Metallisierung sind dabei mehrere mechanische und elektrische Funktionen integrierbar. Die Gehäuseträgerfunktion übernimmt gleichzeitig Führungen und Schnappverbindungen, während die Metallisierungsschicht neben der Verdrahtungsund Verbindungsfunktion auch als elektromagnetische Abschirmung dient und für eine gute Wärmeabfuhr sorgt. Weitere Einzelheiten zur Herstellung von dreidimensionalen Spritzgießteilen mit integrierten Leiterzügen, gehen beispielsweise aus der DE-A-37 32 249 oder der EP-A-0 361 192 hervor.

Aus der US-A-5 081 520 ist ein Verfahren zum Befestigen von IC-Chips auf Substraten bekannt, bei welchem die Substrate als Spritzgießteile mit integrierten Höckern für die Befestigung der IC-Chips hergestellt werden. Nach dem Metallisieren der Höcker wird eine Verbindungsschicht aufgebracht, so daß die IC-Chips auf den Substraten befestigt werden können, wobei die Chip-Anschlußflächen mit den zugeordneten Metallisierungen der Höcker elektrisch leitend verbunden werden.

20

25

35

10

15

Der im Anspruch 1 angegebenen Erfindung liegt das Problem zugrunde, eine neue Bauform für Single-, Few- oder Multi-Chip-Module zu schaffen, welche die Vorteile der MID Technologie aufweist und eine flächige Anordnung der Außenanschlüsse, wie beim Ball Grid Array ermöglicht.

Die erfindungsgemäße Bauform ist in Anlehnung an das Ball Grid Array (BGA) als Polymer Stud Grid Array (PSGA) bezeichnet, wobei der Begriff "Polymer Stud" auf die beim Spritzgießen des Substrats mitgeformten Polymerhöcker hinweisen soll. Neben der einfachen und kostengünstigen Herstellung der Polymerhöcker die Wer

malen Aufwand zusammen mit der bei der MID Technologie bzw der SIL-Technik üblichen Herstellung der Leiterzüge vorgenommen werden. Durch die bei der SIL-Technik bevorzugte Laserfeinstrukturierung können die Außenanschlüsse auf den

3

Polymerhöckern mit hohen Anschlußzahlen in einem sehr feinen Raster realisiert werden. Hervorzuheben ist ferner, daß die Temperaturausdehnung der Polymerhöcker den Temperaturausdehnungen des Substrats und der das Modul aufnehmenden Leiterplatte entspricht. Sollten mechanische Spannungen auftreten, so ermöglichen die Polymerhöcker durch ihre elastischen Eigenschaften zumindest einen teilweisen Ausgleich. Durch die Formstabilität der auf den Polymerhöckern gebildeten Außenanschlüsse, kann auch die Sicherheit bei Reparatur und Austausch gegenüber den Ball Grid Arrays mit ihren durch Lothöcker gebildeten Außenanschlüssen erheblich gesteigert werden.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unter-15 ansprüchen angegeben.

10

20

30

Die Ausgestaltung nach Anspruch 2 ermöglicht eine versunkene Montage der Chips in Mulden der spritzgegossenen Substrate, wodurch eine extrem geringe Dicke der resultierenden Single-, Few- oder Multi-Chip-Module realisiert werden kann. Die versunkene Montage ermöglicht außerdem einen optimalen Schutz der Chips, sowie eine einfache und hermetisch dichte Verkapselung.

Die Weiterbildung nach Anspruch 3 ermöglicht eine Kontaktierung der Chips in der bewährten Drahtbond-Technik. Gemäß Anspruch 4 kann die Anbringung der Kontaktierdrähte durch die Anordnung der Innenanschlüsse auf einer Stufe der Mulde erleichtert werden.

Gemäß Anspruch 5 kann für die Kontaktierung der Chipa auch

Aldebt . Jaen

Bei der Flipchip-Kontaktierung können gemäß Anspruch 6 zur 35 Direktverbindung der Chipanschlüsse mit den zugeordneten Innenanschlüssen die Chipanschlüsse als schmelzfähige Höcker ausgebildet sein.

Gemäß Anspruch 7 können bei der Flipchip-Kontaktierung aber auch die Innenanschlüsse durch beim Spritzgießen des Substrats mitgeformte und mit einer lötbare Endoberfläche 5 versehene Polymerhöcker gebildet sein. Hierdurch können einerseits normale Chips ohne schmelzfähige Höcker verwendet werden, während andererseits die Herstellung und Metallisierung der Polymerhöcker bei der MID Technologie praktisch ohne zusätzlichen Aufwand durchgeführt werden kann. Die Polymerhöcker haben zusätzlich den Vorteil, daß sie einen elastischen Ausgleich zwischen unterschiedlichen Ausdehnungsverhalten von Substrat und Chip erlauben.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. 15

Es zeigen

10

25

- Figur 1 einen Schnitt durch ein Polymer Stud Grid Array mit einem in Drahtbond-Technik kontaktierten Chip, 20
 - Figur 2 einen Schnitt durch ein Polymer Stud Grid Array mit einem gemäß einer ersten Ausführungsform in Flipchip-Technik kontaktierten Chip,
 - Figur 3 einen Schnitt durch ein Polymer Stud Grid Array mit einem gemäß einer zweiten Ausführungsform in Flipchip-Technik kontaktierten Chip,
- Figur 4 einen Schnitt durch das Substrat des in Figur 1 dar-30 gestellten Polymer Stud Grid Arrays mit einer Drauf-
- Figur 5 einen vergrößerten Ausschnitt der Figur 4 mit Außen-35 anschlüssen, Leiterzügen und Innenanschlüssen.

5

Figur 1 zeigt einen Schnitt durch einen Teil eines Polymer Stud Grid Arrays mit einem in Drahtbond-Technik kontaktierten Chip C1. Basis des dargestellten Arrays ist ein Substrat S, das mit "Polymer Studs" bzw. Polymerhöckern PS und einer Mulde M1 versehen ist, wobei die Mulde M1 eine mit ST bezeichnete Stufe aufweist. Die Herstellung des Substrats S einschließlich Polymerhöckern PS, Mulde M1 und Stufe ST, erfolgt durch Spritzgießen, wobei als Substratmaterialien hochtemperaturbeständige Thermoplaste, wie Polyetherimid, Polyethersulfon oder Liquid Cristalline Polymers geeignet sind.

5

10

15

20

25

30

الماطات المستعلقات

Das in Figur 1 dargestellte Substrat S wird entsprechend der MID Technologie ganzflächig metallisiert und dann einem Laserstrukturierungsverfahren unterzogen, wobei als Ergebnis dieser Laserstrukturierung Außenanschlüsse AA auf den Polymerhöckern PS, Innenanschlüsse IA1 auf der Stufe ST und sich dazwischen erstreckende Leiterzüge LZ verbleiben. Die Außenanschlüsse AA sind im Kuppenbereich mit einer Lotschicht LS versehen, wobei diese Lotschicht LS beispielsweise durch eine Zinn-Blei-Legierung gebildet ist. Anstelle der Lotschicht LS, kann auch beispielsweise eine aus einer Schichtenfolge von Nickel und Gold bestehende lötbare Endoberfläche vorgesehen sein. Die auf der Stufe ST angeordneten Innenanschlüsse IA1 sind über Kontaktierdrähte KD mit den Anschlüssen CA1 des am Boden der Mulde M1 in Face up-Lage befestigten Chips C1 verbunden.

Das in Figur 1 dargestellte Polymer Stud Grid Array wird mit den auf den Polymerhöckern PS gebildeten Außenanschlüssen AA nach unten auf einer nicht dargestellten Leiterplatte oder Baugruppe kontaktiert. Entgegen der in Figur 1 dargestellten

... Ockern es um die Unterseite des substrats o

35 Figur 2 zeigt einen Schnitt durch einen Teil eines Polymer
Stud Grid Arrays mit einem gemäß einer Grsten Ausführungsform
in Flipchip-Technik kontaktierten Chip C2. Im Unterschied zu

6

Figur 1 liegen hier die mit IA2 bezeichneten Innenanschlüsse am Boden einer mit M2 bezeichneten Mulde. Der in Face down-Lage in der Mulde M2 angeordnete Chip C2 besitzt Chipanschlüsse CA2 in Form schmelzfähiger Höcker, die auf den zugeordneten Innenanschlüssen IA2 aufliegen und mit diesen beim Löten verbunden werden.

Figur 3 zeigt einen Schnitt durch einen Teil eines Polymer Stud Grid Arrays mit einem gemäß einer zweiten Ausführungsform in Flipchip-Technik kontaktierten Chip C3. Im Unterschied zu den Figuren 1 und 2 sind die hier mit IA3 bezeichneten Innenanschlüsse durch zusätzlich beim Spritzgießen des Substrats S im Bodenbereich der Mulde M3 mitgeformte und mit einer lötbaren Endoberfläche versehene Polymerhöcker PH gebildet. Die Polymerhöcker PH für die Innenanschlüsse IA3 wei-15 sen etwa ein Drittel des Volumens der Polymerhöcker PS für die Außenanschlüsse AA auf. Der in Face down-Lage in der Mulde M3 angeordnete Chip C3, liegt mit seinen Chipanschlüssen CA3 auf den zugeordneten Innenanschlüssen IA3 der Polymerhöcker PH auf und wird mit diesen durch Löten verbunden. 20 Das hier nicht dargestellte Lot kann beispielsweise in Form einer im Kuppenbereich auf die Innenanschlüsse IA3 aufgebrachten Lotschicht bereitgestellt werden, in gleicher Weise, wie bei den Außenanschlüssen AA.

25

30

35

5

10

Die Figuren 4 und 5 zeigen Einzelheiten des in Figur 1 dargestellten Polymer Stud Grid Arrays, wobei das Substrat S hier jedoch vor der Befestigung des Chips C1 in der Mulde M1 dargestellt wurde. Es ist zu erkennen, daß die auf den Polymerhöckern PS gebildeten Außenanschlüsse AA reihenweise in einem feinen Raster angeordnet werden können. Die bei der MID Techthe second of the second of th

A company of the party of the p aur der Stufe ST liegenden Innenanschlüsse IA1.

Die vorstehend anhand der Figuren 1 bis 5 erläuterten Ausfühpungsperspiele seige: das Erinzip Aines Folymer Stud Grid

7

Arrays mit auf Polymerhöckern gebildeten Außenanschlüssen. Abweichend von der in der Zeichnung dargestellten Form können die Polymerhöcker auch andere Formen, wie z.B. eine Kegelstumpfform aufweisen. Obwohl jeweils nur ein Chip dargestellt wurde, kann die neue Bauform bei Single-, Few- oder Multi-Chip-Modulen angewandt werden. Die Chips können auch beispielsweise durch Ausgießen der Mulden oder durch die Anbringung von Deckeln verkapselt werden. Auf der Oberseite und den seitlichen Flächen des spritzgegossenen Substrats kann auch eine Metallisierungsschicht als elektromagnetische Abschirmung oder für eine gute Wärmeabfuhr verbleiben. Es ist jedoch auch möglich, das Substrat mit Durchkontaktierungen zu versehen, und auf der Oberseite eine zweite Verdrahtungslage anzuordnen. Auf dieser zweite Verdrahtungslage können nach dem Aufbringen entsprechender Dielektrikumsschichten auch weitere Leiterebenen nach Art einer Mehrlagenverdrahtung gebildet werden. Bei einem mit Durchkontaktierungen versehenen Substrat, können die Polymerhöcker und der Chip oder die Chips durchaus auch auf verschiedenen Seiten des Substrats angeordnet sein. Eine derartige Anordnung von Polymerhöckern und Chips auf gegenüberliegenden Seiten des Substrats ist insbesondere bei großen Chips, die eine Vielzahl von zugeordneten Außenanschlüssen benötigen, interessant.

10

15

20

8

Patentansprüche

10

30

- 1. Polymer Stud Grid Array mit
- 5 einem spritzgegossenen, dreidimensionalen Substrat (S) aus einem elektrisch isolierenden Polymer,
 - auf der Unterseite des Substrats (S) flächig angeordneten und beim Spritzgießen mitgeformten Polymerhöckern (PS),
 - auf den Polymerhöckern (PS) durch eine lötbare Endoberfläche gebildeten Außenanschlüssen (AA),
 - zumindest auf der Unterseite des Substrats (S) ausgebildeten Leiterzügen (LZ), welche die Außenanschlüsse (AA) mit
 Innenanschlüssen (IA1;IA2;IA3) verbinden, und mit
- mindestens einem auf dem Substrat (S) angeordneten Chip (C1;C2;C3), dessen Anschlüsse (CA1;CA2;CA3) mit den Innen-anschlüssen (IA1;IA2;IA3) elektrisch leitend verbunden sind.
 - 2. Polymer Stud Grid Array nach Anspruch 1,
- 20 dadurch gekennzeichnet,
 daß der Chip (C1;C2;C3) in einer Mulde (M1;M2;M3) des
 Substrats (S) angeordnet ist.
 - 3. Polymer Stud Grid Array nach Anspruch 2,
- daß der Chip (C1) in Face up-Lage in der Mulde (M1) angeordnet ist, und daß die Anschlüsse (CA1) des Chips (C1) über Kontaktierdrähte (KD) mit den zugeordneten Innenanschlüssen (IA1) elektrisch leitend verbunden sind.
 - 4. Polymer Stud Grid Array nach Anspruch 3,
 - (M1) angeordnet sind.
- 5 Polymer Stud Grid Array nach Anspruch 2, ladiroh gexenpaginbue;


9


daß der Chip (C2;C3) in Face down-Lage in der Mulde (M2;M3) angeordnet ist, und daß die Anschlüsse (CA2;CA3) des Chips (C2;C3) mittels Flipchip-Kontaktierung mit den am Boden der Mulde (M2;M3) angeordneten Innenanschlüssen (IA2;IA3) elektrisch leitend verbunden sind.


 Polymer Stud Grid Array nach Anspruch 5, dadurch gekennzeichnet, daß die Anschlüsse (CA2) des Chips (C2) als schmelzfähige
 Höcker ausgebildet sind.

5


Polymer Stud Grid Array nach Anspruch 5,
dadurch gekennzeichnet,
daß die Innenanschlüsse (IA3) durch zusätzliche beim Spritzgießen des Substrats (S) mitgeformte und mit einer lötbaren
Endoberfläche versehene Polymerhöcker (PH) gebildet sind.








2/3



3/3



INTERNATIONAL SEARCH REPORT

Interna 1 Application No PCT/EP 95/03763

A. CLASS IPC 6	HO1L23/13 HO1L23/498			
	to International Patent Classification (IPC) or to both national	classification and IPC		
	S SEARCHED documentation searched (classification system followed by classification system followed by class	sufication symbols)		
1	H01L			
Documenta	tion searched other than minimum documentation to the extent	t that such documents are included in the fields i	searched	
ļ				
Electronic d	data have consulted during the international search (name of da	us base and, where practical, search terms used)		
1				
Ī				
	· · · · · · · · · · · · · · · · · · ·			
	AENTS CONSIDERED TO BE RELEVANT	the relative to a second	Relevant to claim No.	
Category *	Citation of document, with indication, where appropriate, of	the relevant passages	RECEIVED CLEME 140.	
Υ	US,A,3 271 507 (ALLOYS) 6 Sept	tember 1966	1-3	
'	see claim 1; figures 5,6			
٨			4	
Υ	WD,A,89 10005 (BOLGER) 19 Octo	ber 1989	1-3	
Ì	see claims 1,5; figure 58			
	US,A,3 483 308 (TEXAS) 9 Decem	her 1969	1,3	
٨	see claim 1; figure 4	1505	2,0	
A	EP.A.O 558 325 (HUGHES AIRCRAF	T) 1	5-7	
	September 1993	-		
	see claim 1; figure 10			
A	US,A,5 081 520 (MINOLTA) 14 Ja	inuary 1992	5-7	
	see claim 1; figure 16			
Furt	ther documents are listed in the continuation of box C.	Patent family members are listed	in annex.	
* Special ca	degones of ated documents:	T later document published after the inte	ernational filing date	
	ent defining the general state of the art which is not lered to be of particular relevance	or priority date and not in conflict we cited to understand the principle or the invention	neory underlying the	
"E" earlier	document but published on or after the international	"X" document of particular relevance; the	darmed invention	
	ent which may throw doubts on priority claim(s) or	cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone		
catalitica	is cited to establish the publication date of another in or other special reason (as specified)	"Y" document of particular relevance; the cannot be considered to involve an in document is combined with one or m	iventive step when the	
other i		ments, such combination being obvious to the	us to a person stolled	
ini docum iter ti	ent published prior to the internation and other teachers. han the prioritic tase causes.	and and	3	
-ste Hiller	actual completion of the international man	sic mailing is be international se	এতে কিছেপ	
_	1006	i 5. ûi. ¹	96	
8	January 1996	3.01		
Name and t	mailing address of the ISA	Authorized officer		
	European Patent Office, P.B. 5818 Patentiaan 2 N.L. 2220 HV Ruprwisk Tel. 4 - 31.2m 340-2040, Tel. 2.2.2 rev. in			
Tel. (+31-70) 340-2040, Tx 1 //1 ep- ru. Fxxc (+31-70) 340-3016		De Raeve, H		

Intern tal Application No PCT/EP 95/03763

information on patent family members

Patent document cited in search report	Publication date	Patent family member(s)		Publication date
US-A-3271507	06-09-66	NONE		
WO-A-8910005	19-10-89	US-A- EP-A- JP-T-	5072283 0411015 3503699	10-12-91 06-02-91 15-08-91
	09-12-69	DE-A- FR-A- GB-A- NL-A-	1952569 2021493 1263126 6915455	06-05-70 24-07-70 09-02-72 28-04-70
EP-A-0558325	01-09-93	-A-2U -A-9U	5245750 6045403	21-09-93 18-02-94
US-A-5081520	14-01-92	JP-A- JP-A-	4010447 2302050	14-01-92 14-12-90

INTERNATIONALER RECHERCHENBERICHT

Internet les Aktienzeichen
PCT/EP 95/03763

A. KLAS IPK 6	SIFIZIERUNG DES ANMELDUNGSGEGENSTANDES H01L23/13 H01L23/498			
Nach der I	nternationalen Patentidassifikation (IPK) oder nach der nationalei	Klassifikation und der IPK		
	ERCHIERTE GEBIETE			
Recherchie IPK 6	rter Mindesprufstoff (Klassifikationssystem und Klassifikationssy H01L	mbole)		
	rte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen			
Wahrend o	er internationalen Recherche konsultierte elektronische Datenbank	(Name der Datenbank und evtl. ver	wendete Suchbegriffe)	
C. ALS W	ESENTLICH ANGESEHENE UNTERLAGEN			
Kategone*	Bezeichnung der Veröffentlichung, soweit erforderlich unter An	gabe der in Betracht kommenden Teil	e Betr. Anspruch Nr.	
Y	US,A,3 271 507 (ALLOYS) 6. Septe siehe Anspruch 1; Abbildungen 5.		1-3	
A		, •	4	
Y	WO,A,89 10005 (BOLGER) 19. Oktob siehe Ansprüche 1,5; Abbildung 5	JS,A,3 483 308 (TEXAS) 9. Dezember 1969 siehe Anspruch 1; Abbildung 4		
A	US,A,3 483 308 (TEXAS) 9. Dezemb siehe Anspruch 1; Abbildung 4			
٨	EP,A,0 558 325 (HUGHES AIRCRAFT) September 1993 siehe Anspruch 1; Abbildung 10	1.	5-7	
A	US,A,5 081 520 (MINOLTA) 14. Jan siehe Anspruch 1; Abbildung 16	uar 1992	5-7	
L mane		X Siebe Anhang Patentfamilie	•	
'A' Veröffe aber ne 'E' älteres [Kategorien von angegebenen Veröffentlichungen ntlichung, die den allgemeinen Stand der Technik definiert, cht als besonders bedeutsam anzusehen ist Dokument, das jedoch erst am oder nach dem internationalen sedatum veröffentlicht worden ist	oder dem Prioritätsdatum veröf Anmeldung nicht kollidiert, son	ch dem internationalen Anmeidedatum fendicht worden ist und mit der dern nur zumVerständnis des der rinzips oder der ihr zugrundeliegenden	
"L" Veröffer schene anderer	stlichung, die goeignet ist, einen Prioritätsanspruch zweifelhaft er- n zu lassen, oder durch die das Veröffentlichungsdatum einer i im Recherchenbericht genannten Veröffentlichung belegt werden	kann allein aufgrund dieser Ver	r Bedeutung; die beanspruchte Erfindung öfentlichung nicht als neu oder auf d betrachtet werden r Bedeutung; die beanspruchte Erfindung	
augefür O' Veröffer eine Bei emillen ein bei	hat) ndichung, die sich auf eine mündliche Offenbarung, nutzung, eine Ausstellung oder andere Maßnahmen bezieht idichung, die wir dem internationalen Anmeldedanim am unsprüchten Propriatsidanim veröffendlicht worden	trann nicht aus auf erfinderischer werden, wenn die Veröffendicht Veröffendicht veröffendicht veröffendichtungen dieser Kateg diese Verbindung für einen Fact eine Verbindung zu stickted die eine Verbindung zu stickted d	I augkeit beruhend betrachtet ing mit einer oder mehreren anderen jorie in Verbindung gebracht wird und innann nabeliegend ist erweiber Fatendami.»	
	Januar 1996	15. ÜL		
Name und Po	ostanschrift der Internationale Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentiaan 2 NL - 2280 HV Riptwijk	Bevolimächtigter Bediensteter		
	Tel. (+ 31-70) 340-2040, Tx, 31 657 epit oi. Fxx: (+ 31-70) 340-3016	De Raeve, R		

INTERNATION RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur seiben Patentiamsise gehoren

PCT/EP 95/03763

Im Recherchenbericht ngeführtes Patentdokument	Datum der Veroffentlichung	Mitglied(er) der Patentfamilie		Datum der Veroffentlichung
US-A-3271507	06-09-66	KEINE		
WO-A-8910005	19-10-89	US-A- EP-A- JP-T-	5072283 0411015 3503699	10-12-91 06-02-91 15-08-91
-US-A-3483308	09-12-69	DE-A- FR-A- GB-A- NL-A-	1952569 2021493 1263126 6915455	06-05-70 24-07-70 09-02-72 28-04-70
EP-A-0558325	01-09-93	US-A- JP-A-	5245750 6045403	21-09-93 18-02-94
US-A-5081520	14-01-92	JP-A- JP-A-	4010447 2302050	14-01-92 14-12-90